首页题目详情

通用定时器工作在定向递增/递减计数模式时，定时器根据定标后的时钟或计数方向TDIRA引脚的输入进行递增或递减计数。

判断题
2019-04-21 22:46:59
0346
 A.错误
 B.正确
参考答案：……
查看答案
 参考答案
科目：数字信号处理器原理及应用
学科：信息与通信工程
感兴趣题目
事件管理器的捕获单元用来对外部硬件信号的时间测量，利用边沿检测单元测量外部信号的时间差，从而可以确定电机转子的转速。
SPI 的通信速率和通信数据长度都是可编程的。
在增强的FIFO缓冲模式下，用户可以建立32级深度的发送和接收缓冲。
在许多运动/电机和功率电子应用中，常将功率器件上下臂串联起来控制。上下被控的臂可以短时同时导通。
模数转换模块ADC排序器由两个独立的8状态排序器 (SEQ1和SEQ2)构成，这两个排序器还可以级联构成一个16状态的排序器 (SEQ)。
可屏蔽中断的响应过程实质上就是中断的产生、使能到处理的过程。
软件改变系统工作频率时，可以立即生效，无需等待。
定时器的时钟源可以取自外部输入信号（TCLKIN），QEP单元，内部时钟或者看门狗时钟。
WDPS是看门狗 控制的
DSP内核它包括处理器内核，指令缓冲器，数据存储器和程序存储器，I/O接口控制器，程序地址总线和程序数据总线，直接读取的地址总线和数据总线等单元，其中最核心的是（）
CAN 总线只用了7 层模型中的
PIE 支持的 个中断
相关题目
来话分析的数据来源是（ ）。
IP交换是在ATM网上传送IP分组的技术。
一个触发器可记录一位二进制代码，它有（）个稳态
当TTL与非门的输入端悬空时相当于输入为逻辑1。
对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。
十进制计数器最高位输出的周期是输入CP脉冲周期的10倍
3位二进制计数器可以构成模值为9的计数器。
事件管理器的捕获单元用来对外部硬件信号的
在增强的FIFO缓冲模式下，用户可以建立32级深度的发送和接收缓冲。
通用定时器工作在定向递增/递减计数模式时，定时器根据定标后的时钟或计数方向TDIRA引脚的输入进行递增或递减计数。
PWM数字脉冲输出可以用来表征模拟信号，在PWM输出端进行 可以得到期望的模拟信号
TI公司的C5000系列提供多种控制系统的外围设备，比较适合于控制领域。
28xx 有4 级带有流水线存储器访问的流水线保护机制，流水线使得28xx 高速运行时不需要大容量的快速存储器。
这里可作为广告区域
专业远程教育题库
无忧题库

微信扫码关注 无忧题库 公众号

无忧在线题库 2024 © 2025 奥鹏作业答案

关于我们网站声明合作共赢冀ICP备18010495号-3